• <wbr id="a4kgy"></wbr>

        計算隔離式精密高速DAQ的采樣時鐘抖動的簡單步驟

        2022-05-20 11:33:55 來源:Lloben Paculanan,ADI 應用開發工程師 /John Neeko Garlitos,ADI 產品應用工程師

        簡介

        出于魯棒性、安全性、高共模電壓考量,或為了消除可在測量中帶來誤差的接地環路,許多數據采集(DAQ)應用都需要隔離DAQ信號鏈路徑。ADI的精密高速技術使系統設計人員能夠在相同的設計中實現高交流和直流精度,無需犧牲直流精度來換取更高的采樣速率。然而,為實現高交流性能,如信噪比(SNR),系統設計人員必須考慮采樣時鐘信號或控制ADC中采樣保持(S&H)開關的轉換啟動信號上的抖動所帶來的誤差。隨著目標信號和采樣速率的增加,控制采樣保持開關的信號抖動會成為主要誤差源。

         

        DAQ信號鏈被隔離之后,控制采樣保持開關的信號一般來自進行多通道同步采樣的背板。系統設計人員選擇低抖動數字隔離器至關重要,以使進入ADC的采樣保持開關的控制信號具有低抖動。精密高速ADC應首選使用LVDS接口格式,以滿足高數據速率要求。它還會對DAQ電源層和接地層帶來極小的干擾。本文將說明如何解讀ADI公司的LVDS數字隔離器的抖動規格參數,以及與精密高速產品(例如ADAQ23875DAQ μModule?解決方案)接口時,哪些規格參數比較重要。本文的這些指導說明也適用于其他帶有LVDS接口的精密高速ADC。在介紹與ADN4654千兆LVDS隔離器配合使用的ADAQ23875時,還將說明計算對SNR預期影響采用的方法。

         

        抖動如何影響采樣過程

         

        通常,時鐘源在時域中存在抖動。在設計DAQ系統時,了解時鐘源中包含多少抖動是非常重要的。

         

        1展示了非理想型振蕩器的典型輸出頻譜,在1 Hz帶寬時噪聲功率與頻率成函數關系。相位噪聲的定義為指定頻率偏移fm1 Hz帶寬內的噪聲與基波頻率fo下振蕩器信號幅度的比率。

         

         圖片8.png

        1.受相位噪聲影響的振蕩器功率頻譜

         

        采樣過程是采樣時鐘與模擬輸入信號的乘法。這種時域中的乘法相當于頻域中的卷積。所以,在ADC轉換期間,ADC采樣時鐘的頻譜與純正弦波輸入信號卷積,使得采樣時鐘或相位噪聲上的抖動出現在ADC輸出數據的FFT頻譜中,具體如圖2所示。

         

         圖片9.png

        2.帶相位噪聲采樣時鐘對理想正弦波采樣的影響

         

        隔離式精密高速DAQ應用

         

        多相功率分析儀就是一個隔離式精密高速DAQ應用示例。圖3顯示典型的系統架構,其中通道與通道之間隔離,通過共用背板用于與系統計算或控制器模塊通信。在本示例中,我們選擇ADAQ23875精密高速DAQ解決方案,因為其尺寸小,所以能夠在狹小空間內輕松安裝多個隔離DAQ通道,從而可以減輕現場測試應用中移動儀器的重量。使用LVDS千兆隔離器(ADN4654)DAQ通道與主機箱背板隔離。

         

        通過隔離每個DAQ通道,可以在不損壞輸入電路的情況下,將每個通道直接連接至具有不同共模電壓的傳感器。每個隔離DAQ通道的接地跟蹤具有一定電壓偏移的共模電壓。如果DAQ信號鏈能夠跟蹤與傳感器相關的共模電壓,就無需使用輸入信號調理電路來支持較大的輸入共模電壓,并消除對下游電路來說較高的共模電壓。這種隔離還可帶來安全性,并消除可能會影響測量精度的接地環路。

         

        在功率分析儀應用中,在所有DAQ通道中實現采樣事件同步至關重要,因為與采樣電壓相關的時域信息不匹配會影響后續計算和分析。為了在通道間同步采樣事件,ADC采樣時鐘通過LVDS隔離器從背板發出。

         

        在圖3所示的隔離式DAQ架構中,以下這些抖動誤差源會增加控制ADC中采樣保持開關的采樣時鐘上的總抖動。

         

        1. 參考時鐘抖動

         

        采樣時鐘抖動的第一來源是參考時鐘。該參考時鐘通過背板傳輸至每個隔離式精密高速DAQ模塊和其他插入背板的測量模塊。該時鐘用作FPGA的時序參考;所以,FPGA中的所有事件、數字模塊、PLL等的時序精度都取決于參考時鐘的精度。在沒有背板的某些應用中,使用板載時鐘振蕩器作為參考時鐘源。

         

        2. FPGA抖動

         

        采樣時鐘抖動的第二來源是FPGA帶來的抖動。注意,FPGA中包含一條觸發-執行路徑,并且FPGAPLL和其他數據模塊的抖動規格都會影響系統的整體抖動性能。

         

        3. LVDS隔離器抖動

         

        采樣時鐘抖動的第三來源是LVDS隔離器。LVDS隔離器產生附加相位抖動,會影響系統的整體抖動性能。

        4. ADC的孔徑抖動

         

        采樣時鐘抖動的第四來源是ADC的孔徑抖動。這是ADC本身固有的特性,請參閱數據手冊查看具體定義。

         

        圖片10.png 

        3.通道與通道之間的隔離DAQ架構

         

        有些參考時鐘和FPGA抖動規格基于相位噪聲給出。要計算對采樣時鐘的抖動貢獻,需要將頻域中的相位噪聲規格轉化為時域中的抖動規格。

         

        根據相位噪聲計算抖動

         

        相位噪聲曲線有些類似于放大器的輸入電壓噪聲頻譜密度。與放大器電壓噪聲一樣,最好在振蕩器中使用1/f低轉折頻率。振蕩器通常用相位噪聲來描述性能,但為了將相位噪聲與ADC的性能關聯起來,必須將相位噪聲轉換為抖動。為將圖4中的圖與現代ADC應用關聯起來,選擇100 MHz的振蕩器頻率(采樣頻率)以便于討論,典型曲線如圖4所示。請注意,相位噪聲曲線由多條線段擬合而成,各線段的端點由數據點定義。

         

         

         圖片11.png

        4.根據相位噪聲計算抖動

         

        計算等量rms抖動時,第一步是獲取目標頻率范圍中的積分相位噪聲功率,即曲線區域A。該曲線被分為多個獨立區域(A1、A2、A3A4),每個區域由兩個數據點定義。假設振蕩器與ADC輸入端之間無濾波,則積分頻率范圍的上限應為采樣頻率的2倍,這近似于ADC采樣時鐘輸入的帶寬。積分頻率范圍下限的選擇也需要一定的斟酌。理論上,它應盡可能低,以便獲得真實的rms抖動。但實際上,制造商一般不會給出偏移頻率小于10 Hz時的振蕩器特性,不過這在計算中已經能夠得出足夠精度的結果。多數情況下,如果提供了100 Hz時的特性,則選擇100 Hz作為積分頻率下限是合理的。否則,可以使用1 kHz10 kHz數據點。還應考慮,近載波相位噪聲會影響系統的頻譜分辨率,而寬帶噪聲則會影響整體系統信噪比。最明智的方法或許是對各區域分別積分,并檢查各區域的抖動貢獻幅度。如果使用晶體振蕩器,則低頻貢獻與寬帶貢獻相比,可能可以忽略不計。其它類型的振蕩器在低頻區域可能具有相當大的抖動貢獻,必須確定其對整體系統頻率分辨率的重要性。各區域的積分產生個別功率比,然后將各功率比相加,并轉換回dBc。已知積分相位噪聲功率后,便可通過下式計算rms相位抖動(單位為弧度):

         微信圖片_20220520113014.png


        更多詳細信息,請參閱MT-008教程:將振蕩器相位噪聲轉化為時間抖動。

         

        量化參考時鐘抖動

         

        高性能DAQ系統中使用的參考時鐘源一般為晶體振蕩器,與其他時鐘源相比,它可以提供更出色的抖動性能。

         

        我們一般使用表1所示的示例在數據手冊中定義晶體振蕩器的抖動規格。在量化參考時鐘的抖動貢獻時,相位抖動是最重要的規格指標。相位抖動通常定義為邊沿位置相對于平均邊沿位置的偏差。

         

        1.數據手冊中給出的晶體振蕩器抖動規格示例

         微信圖片_20220520113051.png

         

        另一方面,有一些晶體振蕩器指定相位噪聲性能,而不是指定抖動。如果振蕩器數據手冊定義了相位噪聲性能,可以將噪聲值轉化為抖動,如根據相位噪聲計算抖動部分所述。

         

        量化來自FPGA的抖動

         

        FPGA中參考時鐘的主要作用是提供觸發信號,以啟動FPGA中設定的不同并行事件。換句話說,參考時鐘協調FPGA中的所有事件。為了提供更好的時間分辨率,參考時鐘通常被傳遞到FPGA中的PLL,以增大其頻率,因此,可能出現短時間隔事件。此外,需注意FPGA中包含一條觸發-執行路徑,其中,參考時鐘被傳遞至時鐘緩沖器、計數器、邏輯門等。處理抖動敏感型重復事件(例如,通過隔離將LVDS轉化-開始信號提供給ADC)時,需要量化來自FPGA的抖動貢獻,以合理預估整體系統抖動對高速數據采集性能的影響。

         

        FPGA的抖動性能通常在FPGA數據手冊中給出。也會在大部分FPGA軟件工具的靜態時序分析(STA)中給出,如圖5所示。時序分析工具可以計算數據路徑源和目的地的時鐘不確定性,并將它們組合以獲得總時鐘不確定性。為了自動在STA中計算參考時鐘抖動量,必須在FPGA項目中將其添加為輸入抖動約束。

         

         圖片12.png

        5.靜態時序分析(STA)示例視圖

         

        量化數字隔離產生的抖動

         

        查看抖動的最基本方法是用差分探針去測量LVDS信號對,并且上升沿和下降沿上均要觸發,示波器設定為無限持續。這意味著高至低和低至高的躍遷會相互迭加,因此可以測量交越點。交越寬度對應于峰峰值抖動或截至目前所測得的時間間隔誤差(TIE)。比較圖6和圖7所示的眼圖和直方圖。有一些抖動是隨機來源(例如熱噪聲)所導致,此隨機抖動(RJ)意味著示波器上所看到的峰峰值抖動會受到運行時間的限制(隨著運行時間增加,直方圖上的尾巴會升高)。

         

         圖片13.png

        6.ADN4651的眼圖

         

         圖片14.png

        7. ADN4651的眼圖直方圖

         

        相比之下,確定性抖動(DJ)的來源是有界限的,例如脈沖偏斜所導致的抖動、數據相關抖動(DDJ)和符碼間干擾(ISI)。脈沖偏斜源于高至低與低至高傳輸延遲之間的差異。這可以通過偏移交越實現可視化,即在0 V時,兩個邊沿分開(很容易通過圖7中直方圖內的分隔看出來)。DDJ源于不同工作頻率時的傳輸延遲差異,而ISI源于前一躍遷頻率對當前躍遷的影響(例如,邊沿時序在一連串的1s0s1010模式碼之后通常會有所不同)。

         

         圖片15.png

        8.總抖動貢獻來源

         

        8顯示如何充分估算特定誤碼率下的總抖動(TJ@BER)??梢愿鶕P团c測量所得的TIE分配之間的擬合狀態來計算隨機抖動和確定性抖動。此類模型中的一種是雙狄拉克模型,它假設高斯隨機分布與雙狄拉克δ函數卷積(兩個狄拉克δ函數之間的分隔距離對應于確定性抖動)。對于具有明顯確定性抖動的TIE分布而言,該分布在視覺上近似于此模型。有一個難點是某些確定性抖動會對高斯分量帶來影響,亦即雙狄拉克函數可能低估確定性抖動,高估隨機抖動。然而,兩者結合仍能精確估計特定誤碼率下的總抖動。

         

        隨機抖動規定為高斯分布模型中的1 σ rms值,若要推斷更長的運行長度(低BER),只需選擇適當的多σ,使其沿著分布的尾端移動足夠長的距離(例如,1 × 10-12位錯誤需要14 σ)即可。接著加入DJ以提供TJ@BER的估計值。對于信號鏈中的多個元件,與其增加會導致高估抖動的多個TJ值,不如將RJ值進行幾何加總,將DJ值進行代數加總,這樣將能針對完整的信號鏈提供更為合理的完整TJ@BER估計。

         

        ADN4654RJ、DJTJ@BER全都是分別指定的,依據多個單元的統計分析提供各自的最大值,藉以確保這些抖動值在電源、溫度和工藝變化范圍內都能維持。

         

        9顯示ADN4654 LVDS隔離器的抖動規格示例。對于隔離式DAQ信號鏈,附加相位抖動是最重要的抖動規格。附加相位抖動與其他抖動源一起使ADC孔徑抖動增加,從而導致采樣時間不準確。

         圖片16.png

        9.ADN4654抖動規格

         

        量化ADC的孔徑抖動

         

        孔徑抖動是ADC的固有特性。這是由孔徑延遲中的樣本間變化引起的,與采樣事件中的誤差電壓對應。在開關斷開的時刻,這種樣本間變化稱為孔徑不確定性孔徑抖動,通常用均方根皮秒(ps rms)來衡量。

         

        ADC中,如圖10和圖11所示,孔徑延遲時間以轉換器輸入作為基準;應考慮通過輸入緩沖器的模擬傳輸延遲ta的影響;以及通過開關驅動器的數字延遲tdd的影響。以ADC輸入為基準,孔徑時間ta定義為前端緩沖器的模擬傳播延遲tda與開關驅動器數字延遲tdd的時間差加上孔徑時間的一半ta/2。

         

         圖片17.png

        10.ADC的采樣保持輸入級

         

         圖片18.png

        11.采樣保持波形和定義

         

        ADAQ23875為例,孔徑抖動僅約0.25 psRMS,如圖12所示。此規格通過設計保證,但未經測試。

         

        圖片19.png 

        12.ADAQ23875孔徑抖動

        整體采樣時鐘抖動

         

        量化圖3所示的四大模塊各自的抖動貢獻之后,可以取四個抖動源的和方根(RSS)來計算控制采樣保持開關的信號(或時鐘)的整體抖動性能。

         

         微信圖片_20220520113210.png

        采樣時鐘抖動對SNR的影響

         

        對控制采樣保持開關的信號的整體抖動進行量化之后,現在可以量化抖動對DAQ信號鏈的SNR性能的影響程度。

        Figure 13 illustrates the error due to jitter on the sampling clock.

        13顯示采樣時鐘上的抖動所造成的誤差。

         

         圖片20.png

        13.采樣時鐘抖動造成的影響

         

        通過下面的簡單分析,可以預測采樣時鐘抖動對理想ADCSNR的影響。

         微信圖片_20220520113242.png

         

        該公式假設ADC具有無限的分辨率,孔徑抖動是決定SNR的唯一因素。圖14給出了該公式的圖形,它說明孔徑和采樣時鐘抖動對SNRENOB有嚴重影響,特別是當輸入/輸出較高時。

         

         圖片21.png

        14.抖動引起的數據轉換器理論SNRENOB與滿量程正弦波輸入頻率的關系

         

        ADAQ23875ADN4654采樣時鐘抖動理想SNR計算

         

        ADAQ23875的孔徑抖動(典型值)250 fs rms,ADN4654的附加相位抖動為387 fs rms (fOUT = 1 MHz)。在這種情況下,我們暫且不考慮參考時鐘和FPGA的抖動貢獻。

         微信圖片_20220520113312.png

         

        14和圖15顯示了計算得出的隔離式精密高速DAQ系統的最大SNRENOB性能。SNRENOB隨輸入頻率降低,與圖13中所示的SNR理論圖一致。

         

         圖片22.png

        15.針對ADAQ23875ADN4654計算得出的SNR的最大值

         

         圖片23.png

        16.針對ADAQ23875ADN4654計算得出的ENOB的最大值

         

        結論

         

        控制ADC中采樣保持開關的信號(或時鐘)中的抖動會影響精密高速DAQ信號鏈的SNR性能。在選擇組成時鐘信號鏈的各個部件時,了解會使總抖動增加的各種誤差源非常重要。

         

        當應用需要將DAQ信號鏈與背板隔離時,選擇低附加抖動數字隔離器是保持出色的SNR性能的關鍵。ADI提供低抖動LVDS隔離器,可幫助系統設計人員在隔離信號鏈架構中實現高SNR性能。

         

        參考時鐘是采樣時鐘抖動的第一來源,所以需使用低抖動參考時鐘以實現隔離高速DAQ的出色性能。此外,還需確保FPGA和參考時鐘之間路徑的信號完整性,避免路徑本身帶來額外誤差。

         

        致謝

         

        作者感謝Michael HennessyStuart Servis對本文的技術貢獻。

         

        參考資料

        1. B. E. BoserB. A. Wooley。Σ-Δ調制模數轉換器的設計。IEEE固態電路雜志,第23卷第6期,198812

        2. Steven Harris。采樣時鐘抖動對奈奎斯特采樣模數轉換器和過采樣Σ-ΔADC的影響。音頻工程學會雜志,第38卷第7/8期,19907/8月。

        3. Kester, Walt.“MT-008教程:將振蕩器相位噪聲轉換為時間抖動。”ADI公司,2009年。

        4. Derek Redmayne、Eric TrelewiczAlison Smith。了解時鐘抖動對高速ADC的影響。”ADI公司,2006年。

         

        作者簡介

         

        Lloben PaculananADI菲律賓GT公司的產品應用工程師。他于2000年加入ADI公司,先后擔任多個測試硬件開發和應用工程職位;一直從事精密高速信號鏈μModule開發。他擁有美國澤維爾大學Ateneo de Cagayan學院工業工程技術學士學位,以及Enverga University的計算機工程學士學位。

        John Neeko GarlitosADI公司的信號鏈μModule解決方案產品應用工程師。他從事信號鏈μModule開發,以及適用于Circuits from the Lab和參考電路的嵌入式軟件工作。他于2017年開始在ADI菲律賓GT公司工作。他擁有菲律賓科技大學沙鄢分校電子工程理學士學位,以及菲律賓迪里曼大學電子工程碩士學位。

         


        1. EETOP 官方微信

        2. 創芯大講堂 在線教育

        3. 創芯老字號 半導體快訊

        相關文章

        全部評論

        • 最新資訊
        • 最熱資訊
        @2003-2022 EETOP

        京ICP備10050787號   京公網安備:11010502037710

        99国内精品久久久久久久
      1. <wbr id="a4kgy"></wbr>