<track id="7w9q1"></track>
<tt id="7w9q1"><noscript id="7w9q1"><sup id="7w9q1"></sup></noscript></tt>
<ruby id="7w9q1"><meter id="7w9q1"></meter></ruby>

<strong id="7w9q1"><tbody id="7w9q1"><label id="7w9q1"></label></tbody></strong>
      1. <cite id="7w9q1"><address id="7w9q1"></address></cite>
        <rp id="7w9q1"></rp>

        <source id="7w9q1"><meter id="7w9q1"><em id="7w9q1"></em></meter></source>
        <s id="7w9q1"><div id="7w9q1"><font id="7w9q1"></font></div></s>
        <rp id="7w9q1"><menuitem id="7w9q1"><em id="7w9q1"></em></menuitem></rp>
      2. 5.0剛推出,PCIe 6.0又要來了:PAM4取代NRZ,引入前向糾錯,速率再翻倍!

        2019-06-19 12:59:28 來源:EETOP
        當PCI-SIG幾年前首次發布PCIe 4.0時,該小組明確表示,他們不僅要彌補PCIe 3.0之后失去的時間,而且要加快開發進度,以打破原有的節奏。從那時起,該組織已經發布了4.0和5.0規范的最終版本,PCIe5.0剛剛發布了只有幾周的時間,該組織今天宣布,他們已經在努力開發PCIe規范的下一個版本,PCIe 6.0。對于PCIe的開發迭代來說,即將發布的標準將再次將PCIe插槽的帶寬提高一倍——x16插槽的帶寬將達到驚人的128GB/s——該小組預計將在2021年最終確定該標準。 


        與之前的PCIe迭代一樣,PCIe6.0的更新動力很簡單:硬件供應商總是需要更多的帶寬,而PCI-SIG希望通過及時增加帶寬來保持領先地位。

         

        此外,在過去幾年里,它們的努力也變得越來越重要,因為其他主要的互連標準也在PCIe的基礎上建立起來。CCIX、Intel的CXL和其他接口都擴展了PCIe,并將從PCIe的改進中受益。因此,PCIe速度提升是構建速度更快(和更多互連)系統的核心。 

         



        反過來,PCIe 6.0很容易成為自PCIe 3.0近十年前PCIe標準以來最重要/最具突破性的更新??梢钥隙ǖ氖?,PCIe6.0仍然向后兼容之前的5個版本。但是由于PCIe 4.0和5.0已經導致非常嚴格的信號要求導致了更短的走線長度限制,簡單地再次將傳輸速率加倍并不一定是最好的方法。相反,PCI-SIG將完全顛覆信號技術,從一開始就使用的非歸零(NRZ)技術轉向脈沖幅度調制4(PAM4)。

         



        PAM4使用4個信號電平,而不是傳統的0/1高/低信號,因此信號可以編碼四種可能的兩位模式:00/01/10/11。這使得PAM4可以攜帶兩倍于NRZ的數據,而不必將傳輸帶寬加倍,對于PCIe 6.0而言,這將導致頻率約為30GHz。

         



        PAM4本身并不是一項新技術,但到目前為止,它一直用于超高端網絡標準的領域,如200G以太網,其中可用于更多物理信道的空間量更加有限。因此,業界已經擁有多年使用信號標準的經驗,并且隨著自身帶寬需求的不斷增長,PCI-SIG決定將其引入以下一代PCIe。 

         

        使用PAM4的權衡當然是成本。即使具有更高的每Hz帶寬,PAM4目前在從PHY到物理層的幾乎每個級別實施的成本也更高。這就是為什么它沒有風靡世界,為什么NRZ繼續在其他地方使用。

         

        同時,由于額外的信號狀態,PAM4信號本身比NRZ信號更脆弱。這意味著,在PCIe的歷史上,除了PAM4之外,標準還首次引入前向糾錯(FEC)。前向糾錯是一種通過提供恒定的糾錯數據流來糾正鏈路中的信號錯誤的方法,并且它已經普遍用于數據完整性至關重要且沒有時間進行重傳的情況下(例如作為DisplayPort1.4 w / DSC)。雖然到目前為止還沒有必要使用FEC,但PAM4的脆弱性將改變這一點。包含FEC不應該對最終用戶產生明顯的影響,但對于PCI-SIG來說,這是另一個需要應對的設計要求。特別是,需要保證FEC實現是低延遲的。

         

        因此,切換到PAM4的結果是,在不增加頻率的情況下增加傳輸的數據量,不會提高信號損耗要求。PCIe6.0將與PCIe 5.0具有相同的36dB損耗,這意味著雖然該標準沒有正式定義走線長度,但是PCIe6.0鏈接應該能夠達到PCIe5.0走線的長度。

         

        然而,即使進行了這些更改,如前所述,PCIe6.0完全向后兼容早期標準,這將適用于主機和外圍設備。這意味著在某種程度上,芯片設計人員基本上將實施兩次PCIe:一次用于NRZ,另一次用于PAM4,這將在物理層(PHY)處理。 

         

        從實際的角度來看,PCIe6.0將能夠達到每個x1插槽8GB /秒,及x16 128GB/秒的速度。

         



        PCI-SIG為這個標準設定了一個相當激進的時間表:希望在兩年后的2021年完成標準。這意味著PCI-SIG將在五年內將PCIe的帶寬提高八倍,從2016年的PCIe 3.0和8 GT /sec速率提升到2017年的4.0和16 GT /sec,5.0和32 2019年的GT /秒,最后是2021年的6.0和64 GT /秒。這大約是從PCIe 1.0到4.0的類似增長所花費的時間的一半。

         

        至于最終PCI 6.0的產品何時出現?我們看到PCIe 4.0和5.0的發布周期非常相似,因此PCIe 6.0可能會遵循同樣的腳步。4.0標準在2017年完成,時隔兩年在2019年終于有了4.0的硬件推出。5.0標準剛剛推出,英特爾已經承諾在2021年推出支持PCIe 5.0的CPU。因此預計我們可能會在2023年看到PCIe 6.0硬件。


         

        1. EETOP 官方微信

        2. 創芯大講堂 在線教育

        3. 創芯老字號 半導體快訊

        相關文章

        全部評論

        • 最新資訊
        • 最熱資訊
        @2003-2022 EETOP

        京ICP備10050787號   京公網安備:11010502037710

        久久精品中文字幕一区

        <track id="7w9q1"></track>
        <tt id="7w9q1"><noscript id="7w9q1"><sup id="7w9q1"></sup></noscript></tt>
        <ruby id="7w9q1"><meter id="7w9q1"></meter></ruby>

        <strong id="7w9q1"><tbody id="7w9q1"><label id="7w9q1"></label></tbody></strong>
          1. <cite id="7w9q1"><address id="7w9q1"></address></cite>
            <rp id="7w9q1"></rp>

            <source id="7w9q1"><meter id="7w9q1"><em id="7w9q1"></em></meter></source>
            <s id="7w9q1"><div id="7w9q1"><font id="7w9q1"></font></div></s>
            <rp id="7w9q1"><menuitem id="7w9q1"><em id="7w9q1"></em></menuitem></rp>